ChatGPT4でVHDLとVerilogの変換をしてみた

はじめに

FPGAの設計に使うハードウェア記述言語としてVHDLとverilogがありますが、私は昔からVHDLで設計していたので、verilogをVHDLに変換したいということがときどきあります。また逆の人も多いのではないでしょうか。

巷にはフリーの変換ツールもあり、試したこともありますが、ないよりましという程度でいろいろ修正が必要でした。そこで、ChatGPTにやってもらったらどうかというところで試してみました。

ちなみに、はじめGPT-3.5を使いましたが、正直いまいちでした。GPT-4のほうが、変換精度が高く、こちらのほうが実用的です。コストの問題はありますが、下手な労力かけるよりはGPT-4を使ったほうがよさそうです。

VHDLをverilogに変換してみる

前回ChatGPTに作ってもらった割り算のVHDLコードをverilogに変換してもらいました。

Please convert this VHDL code into verilog code.

こんな感じで出してくれます。

テストベンチも同様にverilogに変換してみる

テストベンチも同様にお願いしてみます。

ただ、こちらはregとwireで何度かミスをしていて、数回指摘して修正が必要でした。たぶんVHDLは記述上レジスタかワイヤーかの違いがないので、解析して判断する必要があるからだろうと推測します。

シミュレーション結果

ちゃんと正しい結果が出ました。入力と出力でタイミングが1回分ずれているので注意が必要です。

レポート出力もVHDLの時と同じようにされています。

なかなかやるね！ ChatGPT4！